DSpace Repository

Browsing by Subject "Electrical engineering"

Browsing by Subject "Electrical engineering"

Sort by: Order: Results:

  • 신용생; 노정욱; 홍성수; Sang-Kyoo Han (The Korean Institute Of Power Electronics, 2010-04)
    본 논문에서는 대용량급 전력변환회로를 대상으로, 기존 위상천이 풀 브리지 컨버터의 환류 전류 문제를 해결하기 위하여 새로운 모드 가변형 비대칭 풀 브리지 컨버터를 제안한다. 제안된 회로는 구동시비율 D에 따라 50% 이하에서는 비대칭 풀 브리지 컨버터로 동작하며, 50% 이상에서는 능동 클램프 풀 브리지 컨버터로 동작하게 된다. 따라서 제안된 회로는 정상상태시 약 50% 시비율로 동작되므로 ...
  • Lee JaeHyeok; Unsoo Ha; Hoi Jun Yoo (The Institute of Electronics and Information Engineers, 2017-12)
    Energy efficient lung monitoring electrical impedance tomography (EIT) IC is simulated in 180-nm CMOS process. To increase the speed of impedance sensing, fast settling high pass filter (FS-HPF) and fast settling low pass ...
  • 한성희; 김동욱 (대한전기학회, 2023-07)
    This paper presents the design and fabrication of the 2-stage driver amplifier and 3-stage power amplifier MMICs(Monolithic Microwave Integrated Circuits) for the transmitter modules of W-band military and commercial systems ...
  • 김기현; NAM SANG WOOK; 고재용 (한국전자파학회, 2016-01)
    본 논문은 0.11 μm CMOS 공정을 이용한 4세대 통신용 광대역 고 선형 전력 증폭기의 설계와 구현에 관해 기술한다. 1:2 트랜스포머(transformer)를 사용하여 출력단 매칭을 구현하였고, 인터 스테이지(inter-stage) 매칭에서 선형성을 고려한설계가 포함되었다. 1.8 GHz에서 2.3 GHz까지, 10 MHz의 대역폭을 가지는 LTE 16-QAM 신호를 이용하여 측정한 ...
  • 채주형; 김민오; Gi-Moon Hong; Jihwan Park; Hyeongjun Ko; Woo-Yeol Shin; Hankyu Chi; Deog-Kyoon Jeong; 김수환 (The Institute of Electronics and Information Engineers, 2017-06)
    An all-digital delay-locked loop (DLL) for a mobile memory interface, which runs at 0.11-2.5 GHz with a phase-shift capability of 180°, has two internal DLLs: a global DLL which uses a time-to-digital converter to assist ...
  • 김동현; 이재성 (한국전자파학회, 2010-11)
    본 논문에서는 혼합기의 IF 대역폭을 향상시키는 방법을 제안하며, 이를 적용하여 설계 제작된 0.13-μm RFCMOS 공정 기반 24 GHz 하향 변환 혼합기의 결과를 보인다. 측정 결과, 본 혼합기는 24 GHz의 LO 주파수에 대해 DC부터 5.25 GHz까지의 IF 주파수에서 2.7±1.5 dB의 변환 이득을 보이며, P-1dB와 LO-RF isolation은 각각 —8.7 dBm과 ...
  • Hyogi Seo; 윤종원; 이재성 (한국전자파학회, 2011-05)
    본 논문에서는 54 GHz 대역의 위상 고정 루프에서 사용되기 위한 Ring 발진기를 이용한 3 분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 0.13-μm Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.8 V의 공급 전압에 대해서 buffer단을 포함하여 70 mW의 전력을 소비하며, 입력 신호가 없을 때 ...
  • 이현기; ChangEuiGoo (The Korean Institute of Electrical and Electronic Material Engineers, 2007-04)
    In this study, the inter-metal dielectric material of FSG was changed by low-k material in 0.13 ㎛ foundry-compatible technology (FCT) device process based on fluorinated silicate glass (FSG). Black diamond (BD) was used ...
  • 윤중락; 이헌용; 이석원 (The Korean Institute of Electrical and Electronic Material Engineers, 2002-09)
    The glass-electroceramics were composed of glass composition(CaO, SiO2, B2O3) and electroceramic composition(BaO, Nd2O3, Bi2O3 and TiO2). Their dielectric properties have been investigated as a function of sintering ...
  • 정무일; 최용열; Lee Changseok (한국전자파학회, 2008-03)
    본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 낮은 대역 3.1~4.8 GHz에서 사용할 수 있는 단일 입력-차동 출력 이득 제어 저잡음 증폭기를 설계하였다. 측정 결과는 높은 이득 모드에서 차동 출력 전력 이득은 각각 14.1~15.8 dB, 13.3~15 dB로, 입력 반사 계수는 -10 dB 이하로, IIP3는 -19.3 dBm, 잡음 ...
  • 정무일; Lee Changseok (한국전자파학회, 2007-04)
    본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 3.1~4.8 GHz 대역에서 사용할 수 있는 스위칭-이득 제어 저잡음 증폭기를 설계하였다. 높은 이득 모드에서 전력 이득은 12.5 dB, IIP3는 0 dBm, 소비 전류는 8.13 mA로 측정되었으며, 낮은 이득 모드에서는 전력 이득 -8.7 dB, IIP3는 9.2 dBm, 소비 전류는 ...
  • Yun Sik Na; 이왕용; 이상훈; Changhoon Lee; 김재덕; Sungho Lee; Mun Kyo Seo; LeeSungChul (한국전자파학회, 2016-01)
    본 논문에서는 6~18 GHz 대역 7-bit 28 dB 가변 신호 감쇠기의 설계 및 측정결과에 대하여 기술하였다. 기존의 switched- T 감쇠기에 칩 사이즈를 최소화하기 위해 인덕터를 사용하지 않았고, 보상용 병렬 커패시터를 추가하여 참조 상태(reference state)와 감쇠 상태간의 위상 변화를 최소화하였다. 설계된 감쇠기는 0.18 μm CMOS 공정을 이용하여 제작하였다. ...
  • 한예지; 지성현; 양희성; 이수현; HAN-JUNG SONG (Korean Institute of Intelligent Systems, 2014-10)
    생물학적 신경 세포의 모델링을 위한 펄스타입 실리콘 뉴런 회로를 0.18 ㎛ CMOS 공정을 이용하여 반도체 집적회로로 설계하였다. 제안하는 뉴런 회로는 입력 전류신호를 위한 커패시터 입력단과, 출력 전압신호 생성을 위한 증폭단 및 펄스신호 초기화를 위한 MOS 스위치로 구성된다. 전압신호 입력을 전류신호 출력으로 변환하는 기능의 시냅스 회로는 몇 개의PMOS와 NMOS 트랜지스터로 이루어지는 ...
  • 이상훈; Yun Sik Na; Sungho Lee; 이성철; Mun Kyo Seo (한국전자파학회, 2017-11)
    본 논문에서는 6~18 GHz 대역 8-비트 true time delay(TTD) 회로의 설계 및 측정결과에 대하여 기술하였다. 단위 지연회로는 상대적으로 시간 지연 변화율이 일정한 m-유도 필터(m-derived filter)를 이용하였다. 설계한 8-비트 TTD는 2개의single-pole double-throw(SPDT)와 7 개의 double-pole double-throw(DPDT) ...
  • 김경민; 김남형; 이재성 (한국전자파학회, 2012-02)
    본 논문에서는 push-push 방식을 사용하여 설계 제작된 0.18-μm SiGe BiCMOS 공정 기반 70 GHz와 140 GHz에서 모두 동작하는 듀얼 밴드 전압 제어 발진기(Voltage Controlled Oscillator: VCO)의 결과를 보인다. 측정 결과, 본 전압 제어 발진기는 조절 전압이 0.2 V에서 2 V까지 변하는 동안 하위 밴드와 상위 밴드에서 각각 67.9~76.9 ...
  • 김종범; 유정호; 최혁산; Hwang In-gab (대한전기학회, 2010-12)
    In this paper a 2.4GHz CMOS colpitts type microwave oscillator was designed and fabricated using H-spice and Cadence Spetre. There are 140MHz difference between the oscillation frequency and the resonance frequency of a ...
  • Yu Soon Jae; Do-Hyeong Kim (The Korean Institute of Electrical and Electronic Material Engineers, 2010-01)
    0.25 mm thickness super thin surface mounted device LED Lamp is developed with PCB type lead frame in which BT (Bismaleimide Triazine) resin is used. BT resin is removed by a laser beam in order to reduce the thermal ...
  • 강동민; 민병규; 이종민; 윤형섭; 김성일; Ho-Kyun Ahn; 김동영; Haecheon Kim; 임종원; EUN-SOO NAM (한국전자파학회, 2016-01)
    본 논문에서는 ETRI에서 개발된 50 W GaN-on-SiC HEMT 소자를 이용하여 X-band에서 동작하는 50 W 펄스 전력증폭기의 개발 결과를 정리하였다. 제작된 50 W GaN HEMT 소자는 0.25 μm의 게이트 길이를 갖고, 총 게이트 폭은 12 mm인 소자이다. 펄스 전력증폭기는 9.2~9.5 GHz 주파수 대역에서 50 W의 출력전력과 6 dB의 전력이득 특성을 나타내었다. ...
  • 김동석; 이창대; 이동현; Yeom, Kyung Whan (한국전자파학회, 2018-05)
    본 논문에서는 Win 사의 상용 0.25 μm GaAs pHEMT 공정 기술을 이용하여 X-대역(10.5~13 GHz)에서 동작하는 수신부 코아-칩의 설계 및 제작을 보였다. X-대역 코아-칩은 저잡음증폭기, 4-비트 위상천이기, 직렬-병렬 컨버터(SPC: Serial to parallel data converter)로 구성되며, 크기는 1.75×1.75 mm2로 지금까지 보고된 코아-칩 중 ...
  • Yoon-Soo Shin; Yeong Seuk KIM; Kee Yeol Na; 김영식 (The Korean Institute of Electrical and Electronic Material Engineers, 2006-11)
    For low-cost embedded EEPROM, in this paper, single polysilicon EEPROM and n-channel high-voltage LDMOST device are developed in a 0.25 ㎛ standard CMOS logic process. Using these devices developed, the EEPROM chip is ...

Search DSpace

Browse

My Account