DSpace Repository

Browsing by Subject "Engineering"

Browsing by Subject "Engineering"

Sort by: Order: Results:

  • 0.1 m Metamorphic HEMT를 이용한고이득 D-Band MMIC 2단 구동증폭기 개발 
    이복형; Rhee Jin-Koo (The Institute of Electronics and Information Engineers, 2008-12)
    본 논문에서는 0.1 µm InGaAs/InAlAs/GaAs metamorphic HEMT기술을 기반으로 하여 D-Band(110 - 140 GHz) 대역에서 동작하는 MMIC 2단 구동 증폭기를 제작하였다. 제작된 구동 증폭기는 밀리미터파 대역인 110 GHz에서 10 dB 이상의 우수한 S21 이득 특성을 보였으며, 이때 반사 특성 또한 S11 -3.5 dB와 S22 -6.5 dB로 양호한 ...
  • 0.1 ㎛ 이하의 게이트 길이를 갖는 Metamorphic High Electron Mobility Transistor의 모델링 및 구조 최적화 
    한민; Samdong Kim; Rhee Jin-Koo (The Institute of Electronics and Information Engineers, 2005-03)
    본 논문에서는 0.1 ㎛ 이하의 게이트 길이를 갖는 MHEMT의 DC 및 RF 특성을 상용 시뮬레이터인 ISE-TCAD tool을 이용하여 결과를 고찰 하였다. 이후 MHEMT의 게이트 길이와, 소스-드레인 간격 및 채널 두께를 변화시켜 가면서 소자의 수평, 수직 scaling효과가 소자 특성에 미치는 영향을 비교하였으며, 게이트 길이 (Lg)가 0.1 ㎛ 이하로 감소함에 따라 gm,max가 ...
  • 0.13㎛ CMOS 공정을 이용한 X-band용 직교 신호 발생 전압제어 발진기 
    박명철; 정승환; Yun Seong Eo (The Institute of Electronics and Information Engineers, 2012-08)
    본 논문에서는 X-band 주파수 대역을 위한 직교 신호 발생 전압제어 발진기(Quadrature VCO)를 제안하였다. 제안된 직교신호 발생 전압제어 발진기는 0.13㎛CMOS 공정을 사용하였다. 본 논문에서 제안된 직교 신호 전압제어 발진기는 두 개의cross-coupled된 차동의 전압제어발진기와 두 개의 차동 완충기로 구성 되어있다. 이 직교 전압제어 발진기는 4 bit의capacitor ...
  • 0.13㎛ RF CMOS 공정용 스케일러블 인덕터 모델링 
    김성균; 안성준; KIM， BYUNG-SUNG (The Institute of Electronics and Information Engineers, 2009-01)
    본 논문에서는 RF 집적회로 설계를 위한 0.13㎛ RF CMOS용 인덕터 라이브러리를 개발하였다. 스케일러블 모델링을 위해 선폭, 회전수, 내경을 조절하여 다수의 인덕터 패턴을 제작하고, 정확한 패드 효과 보상을 위해 급전 구조를 최적화하였다. 제작된 패턴의 S-파라미터 측정 데이터를 이용하여 각 소자별로 이중-π 등가회로 소자값을 추출한 뒤 이 값들을 인덕터의 물리적 설계 변수의 함수로 ...
  • 0.18 μm CMOS 공정을 이용한SoC용 정전 용량형 멀티 채널 터치 센싱 ASIC의 설계 
    남철; 부영건; 박준성; 홍성화; Jung Haw; Kang Yoon Lee (The Institute of Electronics and Information Engineers, 2010-04)
    본 논문은 SoC 응용에 가능한 멀티 채널 용량형 터치 센서 유닛과 간단한 공통프로세스 유닛, 스위치 어레이를 포함하여 C-T 방법으로 터치 입력을 처리하는 ASIC을 제안하였다. 본 터치 센서 ASIC은 작은 전류와 칩 면적의 장점을 갖는 C-T 변환 방식에 기반 하여 설계하였으며, 최소 센싱 해상도는 한 카운터 당 41 fF이며, 외부 부품 없이 동작하기 위해 내부 발진기 및 LDO ...
  • 0.18 μm CMOS 저 잡음 LDO 레귤레이터 
    한상원; 김종식; 원광호; Hyunchol Shin (The Institute of Electronics and Information Engineers, 2009-06)
    본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것 이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 ...
  • 0.18-㎛ CMOS 공정으로 제작된UHF 대역 수동형 온도 센서 태그 칩 
    파함 듀이 동; 황상현; 정진용; Lee Jong-Wook (The Institute of Electronics and Information Engineers, 2008-10)
    본 논문에서는 무선으로 전력과 데이터를 받는 온서 센서 태그 칩을 0.18-㎛ CMOS공정으로 제작하였다. 태그 칩 구동에 필요한 전력은 쇼트키 다이오드로 구성된 전압체배기를 이용하여 리더로부터 받는 UHF 대역 (900 MHz) RF 신호를 이용하여 발생시킨다. 태그 칩이 위치한 부분의 온도는 sub-threshold 모드에서 동작하는 새로운 저전력 온도-전압 변환기를 이용하여 측정되고, 이 ...
  • 0.18-㎛ CMOS공정을 이용한 Ka 대역 근거리 무선통신용 전력증폭기 설계 
    허상무; Lee Jong-Wook (The Institute of Electronics and Information Engineers, 2008-04)
    0.18-μm CMOS공정을 이용하여 근거리 무선통신(22-29 GHz)에서 응용할 수 있는 전력증폭기를 설계하였다. 전도성 기판에 의한 손실을 줄이기 위해서 기판 차폐된 두 가지 형태의 전송선로를 설계하고, 40 GHz 까지 측정 및 모델링하였다. 기판 차폐 microstrip line (MSL) 전송선로의 경우 27 GHz에서 약 0.5 dB/mm의 삽입손실을 나타내었다. 기판 차폐 MSL ...
  • 0.18mm CMOS LNA/Mixer for UHF RFID Reader 
    우정훈; Youngsik Kim (The Institute of Electronics and Information Engineers, 2009-02)
    In this paper, a direct down conversion LNA/Mixer has been designed and tested for 900Mhz UHF RFID application. The designed circuit has been implemented in 0.18um CMOS technology with 3.3V operation. In this work, a common ...
  • 0.18μm CMOS 3.1Gb/s VCSEL Driver 코아 칩 설계 
    양충열; 이상수 (한국통신학회, 2013-01)
    본 논문에서는 0.18μm CMOS 공정 기술을 이용하여 광트랜시버에 사용된 1550 nm 고속 VCSEL을 구동하는드라이버 회로를 제안한다. 3.1Gb/s 데이터 속도에서 기존 구조에 비하여 향상된 대역폭, 이득 및 아이 다이어그램을 확인하였다. 본 논문에서는 다중채널 어레이 집적모듈을 갖는 광트랜시버에 응용하기 위한 3.1Gb/s VCSEL 드라이버의 설계 및 레이아웃을 확인한다.
  • 0.2 ㎛ Wide-Head T-Gate PHEMT 제작에 관한 연구 
    全秉喆; Hyungmoo Park; 박현창; 尹容淳; Rhee Jin-Koo (The Institute of Electronics and Information Engineers, 2002-01)
    본 논문에서는 서로 다른 dose를 갖는 이중 노광 방법을 사용한 전자빔 묘화 방법을 이용하여 0.2 ㎛의 wide-head T-게이트를 갖는 PHEMT를 제작하였다. 0.2 ㎛의 게이트 길이와 1.3 ㎛의 게이트 머리의 크기를 갖는 wide-head T-게이트를 형성하기 위하여 PMMA/P(MMA-MAA)/PMMA의 3층 레지스트 구조를 사용하였다. 0.2 ㎛의 게이트 길이와 80 ㎛의 단위 ...
  • 0.25-0.65wt% CaO 첨가 AM60B Eco-Mg 다이캐스팅 부품의 상온 및 고온 기계적 특성 
    서정호; Shae-Kwang Kim (한국주조공학회, 2011-02)
    The effect of CaO addition to AM60B Mg alloy on tensile properties has been investigated, with focus on strength and ductility at room and elevated temperatures. The 0.25-0.65wt% CaO added AM60B Eco-Mg diecastings were ...
  • 0.35 um 2P3M BCD 공정을 이용한 LLC 공진 제어 IC 설계 
    조후현; 홍성화; 한대훈; 천정인; Jung Haw; Kang Yoon Lee (The Institute of Electronics and Information Engineers, 2010-05)
    본 논문은 LLC 공진 제어 IC(Integrated Circuit) 설계에 관한 것이다. LLC 공진 제어 IC는 DC/DC 변환하기 위해서 외부의 공진 회로에 입력되는 주파수를 조정하여 트랜스포머를 통해서 2차 측의 출력 전압을 조정한다. 공진회로에 펄스를 공급하기 위한 클럭 생성기가 내장되어 있고, 클럭 주파수는 외부 저항을 사용하여 튜닝이 가능하다. 또한 외부 피드백 입력되는 전압을 ...
  • 0.357 ps의 해상도와 200 ps의 입력 범위를 가진 2단계 시간-디지털 변환기의 설계 
    박안수; 박준성; 부영건; Jung Haw; Kang Yoon Lee (The Institute of Electronics and Information Engineers, 2010-05)
    본 논문에서는 디지털 위상동기루프에서 사용하는 고해상도와 넓은 입력 범위를 가지는 2 단계 시간-디지털 변환기(TDC)구조를 제안한다. 디지털 위상동기루프에서 디지털 오실레이터의 출력 주파수와 기준 주파수와의 위상 차이를 비교하는데 사용하는 TDC는 고해상도로 구현되어야 위상고정루프의 잡음 특성을 좋게 한다. 기존의 TDC의 구조는 인버터로 구성된 지연라인으로 이루어져 있어 그 해상도는 지연 ...
  • 0.35㎛ 싱글폴리 표준 CMOS 공정에서 제작된 아날로그 메모리 셀의 프로그래밍 특성 
    채 용 웅; 정 동 진 (대한전기학회, 2004-06)
    In this paper, we introduce the analog memory fabricated in a 0.35㎛ single poly standard CMOS process. We measured the programming characteristics of the analog memory cell such as linearity, reliability etc. Finally, we ...
  • 0.35㎛ 표준 CMOS 공정에서 제작된 저전력 다중 발진기 
    채 용 웅; 윤 광 렬 (대한전기학회, 2006-08)
    - An accurate constant output voltage provided by the analog memory cell may be used by the low power oscillator to generate an accurate low frequency output signal. This accurate low frequency output signal may be used ...
  • 0.4-2GHz, Seamless 주파수 트래킹 제어 이중 루프디지털 PLL 
    손영상; 임지훈; 하종찬; Jae Kyung Wee (The Institute of Electronics and Information Engineers, 2008-12)
    이 논문은 seamless 주파수 트래킹 방법을 이용한 새로운 이중 루프 디지털 PLL(DPLL)을 제안한다. Coarse 루프와 fine 루프로 구성되는 이중 루프 구조는 빠른 획득 시간과 스위칭 잡음 억제를 위하여 successive approximation register기법과 TDC 회로를 사용하였다. 제안된 DPLL은 입력 주파수의 long-term 지터에 따른 지터 특성을 보상하기 ...
  • 0.5V까지 재구성 가능한 0.8V 10비트 60MS/s 19.2mW 0.13um CMOS A/D 변환기 
    이세원; 유시욱; Seung Hoon LEE (The Institute of Electronics and Information Engineers, 2008-03)
    본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 ...
  • 0.5W 미만의 대기전력을 갖는 파워스위칭 IC 설계에 관한 연구 
    육대성; Sang-Hee Son; 정원섭 (Korean Institute Of Information Technology, 2012-03)
    본 논문은 심각한 대기전력 소비 문제해결을 위해 대기전력 시 소모 전력이 0.5W 미만이 되도록 파워 스위칭 IC를 제안하고 설계하였다. 제안한 IC는 PWM 기능을 가지고 있으며 외부의 파워 MOSFET을 제어한다. 설계한 IC는 전원부, 제어부, 출력부, 보호부로 나누어 설계했으며, 세부적인 각 블록 동작전류의 총 합이 1.2mA 미만을 갖도록 최적화 설계를 하였다. 제안한 IC에서 UVLO, ...
  • 0.7wt% CaO 첨가 AZ91D Eco-Mg 다이캐스팅 부품의 미세조직 및 기계적 특성 
    서정호; 임현규; Shae-Kwang Kim (한국주조공학회, 2010-12)
    To prevent oxidation of Mg melt, SF6 gas has been generally used for Mg alloys during melting and casting as a cover gas. The use of SF6 gas, however, will be restricted owing to its crucial impact on global warming. Non-SF6 ...

Search DSpace

Browse

My Account